PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-095005

(43) Date of publication of application: 06.04.2001

(51)Int.Cl.

H04N 9/66 H04N 9/78

(21)Application number : 11-265586

(71)Applicant: MATSUSHITA ELECTRIC IND CO

LTD

(22) Date of filing:

20.09.1999

(72)Inventor: TAKEYA NOBUO

MORIBE HIROSHI MORITA HISAO SHIBUYA RYUICHI


ANDO HITOSHI

(54) CLOCK-GENERATING CIRCUIT

(57) Abstract:

PROBLEM TO BE SOLVED: To provide a clock-generating circuit capable of a structuring YC separation and chroma demodulation of NTSC and PAL systems, etc., without greatly changing a sampling clock with high accuracy and simple system.

SOLUTION: This clock-generating circuit is provided with an AD conversion circuit 101, a synchronizing separator circuit 102, a YC separator circuit 103, a gain control circuit 105, multiplying circuits 106, 107, a low-pass filter circuit 108, a low-pass filter circuit 109, burst period accumulating circuits 110, 111, a SINCOS generating circuit 112, a VCO circuit 113 and a ramp waveform circuit 114.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the

examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-95005 (P2001-95005A)

(43)公開日 平成13年4月6日(2001.4.6)

(51) Int.CL7		織別配号
H04N	9/66	
	9/78	

FI HO4N 9/66 9/78 テーマコート*(参考) 5 C O 6 6

7

審査請求 未請求 語求項の数3 OL (全 9 页)

		413-TJ-124-44	が
(21) 山曜番号	特顧平11-265586	(71)出廢人	000005821
			松下租器產業株式会社
(22)出題日	平成11年9月20日(1999.9.20)		大阪府門真市大字門真1006番地
-		(72) 発明者	竹谷 信失
			大阪府門真市大字門真1006番地 松下電器
			应类旅式会社内
		(72) 発明者	毛利部 签
			大阪府門真市大字門真1006番地 松下電器
			産業株式会社内
		(74)代建人	100097445
			弁理士 岩橋 文雄 (外2名)
			最終質に続く


母祭貝に続く

(54) 【発明の名称】 クロック発生回路

(57)【要約】

【課題】 本発明は、サンプリングクロックを大きく変えることなくNTSC、PAL方式等のYC分解及びクロマ復調を高錯度で、かつ簡単なシステムで構成できるクロック発生回路を提供する。

【解決手段】 AD変換回路101と、同期分離回路102と、YC分離回路103と、ゲイン調整回路105と、掛算回路106、107と、ローバスフィルター回路109と、バースト期間緊請回路110、111と、SINCOS生成回路112と、YCO回路113と、ランプ波形回路114を備えている。



【特許請求の範囲】

【請求項1】 サンプリングクロック周波数を大きく変えることなくNTSC、PAL方式等のYC分離及びクロマ復調を高精度で、かつ簡単なシステムで構成できるという効果を特徴とするクロック発生回路。

【請求項2】 コンポジット信号を入力とするAD変換 回路と、前記A D変換回路の出力信号を入力と同期信号 を分離すると共に、バースト信号をゲートするためのバ ーストゲートバルスを出力する同期分離回路と、前記A ①変換回路からの出力信号を入力としYC分離をおこな 10 うYC分離回路と、前記YC分離回路からのクロマ出力 信号を入力とし、後述する第2のバースト期間累積回路。 からの制御信号と基準信号とを比較して、基準信号が大 きければ出力する信号振帽を大きくするゲイン調整回路 と、前記グイン調整回路からの出力信号と後述するS! NCOS生成回路からの出力信号とを入力し、それら2 つの信号を掛け算する第1及び第2の掛算回路と、前記 第1の斜算回路からの出力信号を入力とし、その高調波 成分を落とす第1のローバスフィルター回路と、前記第 2の掛算回路からの出力信号を入力とし、その高調波成 20 る。 分を落とす第2のローパスフィルター回路と、前記同期 分離回路から出力されるバーストゲートパルス期間にお いて、前記第1のローバスフィルター回路からの出力信 号を累積する第1のバースト期間累積回路と、前記同期 分離回路から出力されるバーストゲートバルス期間にお いて、前記第2のローバスフィルター回路からの出力信 号を累積する第2のバースト期間累積回路と、前記第1 のバースト期間累積回路からの出力信号を入力とし、そ の信号レベルに応じてクロック周波数を変えることがで きるVCO(Voltage Control Osc 30) ıllator) 回路と、前記VCO回路からのクロッ ク出力信号と副御信号を入力とし、そのクロック信号を カウントアップする際に副御信号を動かすことで出力す るランプ波形の周波数を制御できるランプ波形回路と、 前記ランプ波形回路からのランプ波形をアドレスデータ として入力し、内蔵ROMデータを読み出してSIN、 COS波を出力するSINCOS生成回路とを備え、サ ンプリングクロック国波数を大きく変えることなくNT SC. PAL方式等のYC分離及びクロマ復調を高精度 で、かつ簡単なシステムで構成できるという効果を特徴 40 とするクロック発生回路。

【請求項3】 前記請求項2において、ランプ波形回路は入力された制御信号と後述するラッチ回路からの出力信号を加算する加算回路と、前記加算回路からの出力信号を入力されるクロック信号によりラッチするラッチ回路と、前記加算回路からの出力信号を入力とし、その信号を割り算する割算回路とを備え、少ない回路構成にてランプ波形の周波数を可変できるランプ波形回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、サンプリングクロック周波数を大きく変えることなくNTSC、PAL方

式等のYC分離及びクロマ復調を高錯度で、かつ簡単なシステムで構成できるという効果を特徴とするクロック発生回路に関するものである。

[0002]

【従来の技術】近年、クロック発生回路は、マルチカラーデコーダー回路を構成する際に無くてはならない回路 として重要視されている。

【0003】以下、図面を参照しながら、従来のクロック発生回路の一例について説明を行う。

【0004】図3は、特開平11-8857号公報で提案されているクロック発生回路のブロック構成図を示すものである。図3のブロック構成図において1101は 園波数が27MHzのクロック1102を発生するクロック発生器、1103はアナログ銀送色信号の入方鑑子、1104は入力端子1103から入力されたアナログ銀送色信号をクロック1102でサンプリングして8 ビットのデジタルデータに変換するA/D変換器である。

【0005】1105はA/D変換器1104の出力と正弦放発生手段1112の出力をクロック1102年に最第したあと高域周波数成分を除去して聞引き処理を行い6.75MHzレートのB-Y信号を出力する復調手段.1106はA/D変換器1104の出力と余弦波発生手段1113の出力をクロック1102年に乗算したあと高域周波数成分を除去して聞引き処理を行い6.75MHzレートのR-Y信号を出力する復調手段である。

【0006】1107は復調手段1105のB-Y信号出力の出力端子、1108は復調手段1106のR-Y信号出力の出力端子、1202は2つの復調手段1105.1105.1106の出力を入力としてカラーバースト期間を平均値処理して位相ずれ量を出力するNTSC用の位相 結院手段、1203は2つの復調手段1105.1106の出力を入力としてカラーバースト期間を平均値処理して位相ずれ量を出力するPAL用の位相結僕手段である。

【0007】1204は前記NTSC用の位相補償手段 1202とPAL用の位相補償手段1203とを切り替 える切換手段、1110は切り替え手段1204の出力 をクロック1102年に加算して位相情報を出力する位 相発生手段、1111は位相発生手段1110の出力を まるめ処理し10ビットの位相情報を出力するまるめ手 段である。

【0008】1112、1113は正弦波発生手段と余弦波発生手段であって、それぞれROMで構成され、まるめ手段1111の出力をアドレス入力としクロック102年に8ビットの正弦波および余弦波を上述したよう

50 に第1、第2の復調手段1105、1106に出力す

3.

【0009】以上のように構成されたクロック発生回路 について、以下その動作について説明する。

【りり10】まず、NTSC、PAL動作切り替え信号 1201を入力し、NTSC用とPAL用の2つの位相 補償手段1202、1203を備える。そして、NTS C動作時はNTSC用の位相結構手段1202の出力、 PAし動作時はPAし用の位相補償手段1203の出力 が切り替え手段1204で切り替えて出力される。

①4の出力によって1クロック当たりの位相進み量が変 化するデジタルのVCOを構成する。位相発生手段!1 10の出力は一旦、まるめ手段1111でまるめ処理し てビット数を減らし、正弦波発生手段 1112と余弦波 発生手段1113で正規の検波軸に一致した基準副鍛送 波(正弦波および余弦波)を発生する。

【0012】との結果、入力幾子1103から入力され たアナログ銀送色信号が正規の検波軸で復調され出力総 子1107、1108にR-Y信号とB-Y信号を得 113は1周期分のデータをテーブルで待つ必要はな く、1/4周期分の小容量のテーブル(257ワード) と簡単な演算回路によって種々の位相を有する基準副鍛 送波(正弦波および余弦波)を発生する。

$\{0013\}$

【発明が解決しようとする課題】しかしながら上記のよ うな構成では、次のような問題点を有している。サンプ リングクロックぼクロック発生器1101によって供給 されるが、これは入力信号のパースト及びラインにロッ クしたクロックではないため、特にNTSCでの3次元 30 -YC分離をおこなうことができない。

【①①14】理由は基本的に3次元YC分離をおこなう ためには、クロマ信号の強い相関性を利用して1プレー ム前後の信号を加減算してYC分離しているため、入力 された信号のバーストにロックしたクロックでないと、 1フレーム前後の信号を加減算してもYC分離を正確に おこなうことはできない。また、PALにしてもバース 上にロックしたクロックであれば、ラインメモリーを使 ったYC分離を簡単におこなうことができるが、従来例 ではそれが困難になる。

【①①15】また、バーストにロックしたクロックをつ くるにしてもサブキャリヤーの整数倍のクロックをつく ってそれをクロックとすると、例えばPAL方式におけ るサンプリング周波数は4. 43MHZ×4=17.7 2MH2、NTSC方式におけるサンプリング層波数は 3. 58MHZ×4=14. 32MHZという事にな **5.**

【①①16】このようにサンプリング周波数が変化する と図6に示すような巡回型デジタルフィルターの特性が 変わってしまうことになる。図6のような巡回型のデジ 50

タルフィルターはシステム内に多く使っているため、方 式毎にゲインコントロール回路603のゲイン係数を変 える必要があり、回路機成がより複雑になるという問題 点がある。

【りり17】とこで、図6は従来例の問題点を説明する ための動作説明図であり、601は飼算回路、602は 入力信号を遅延させるディレイ回路。603は入力され た信号の振幅を調整するゲインコントロール回路であ る。これらを図6のように構成すると、巡回型のデジタ 【0011】位組発生手段1110は切り替え手段12 16 ルフィルターが構成され、ゲインコントロール回路60 3のゲイン係数。ディレイ回路602のディレイ量によ ってそのデジタルフィルターの特性が変化するのであ る。

[0018]

【課題を解決するための手段】上記問題点を解決するた めに本発明のクロック発生回路は、コンボジット信号を 入力とするA D変換回路と、前記A D変換回路の出力信 号を入力と同期信号を分離すると共に、バースト信号を ゲートするためのバーストゲートパルスを出力する同期 る。また、正弦波発生手段 1 1 1 2 と余弦波発生手段 1 20 分解回路と、前記A D変換回路からの出力信号を入力と しYC分離をおこなうYC分離回路と、前記YC分離回 踏からのクロマ出力信号を入力とし、後述する第2のパ ースト期間深積回路からの制御信号と基準信号とを比較 して、基準信号が大きければ出力する信号振幅を大きく するゲイン調整回路と、前記ゲイン調整回路からの出力 信号と後述するSINCOS生成回路からの出力信号と を入力する。

> 【①①19】そして、それら2つの信号を掛け算する第 1及び第2の掛算回路と、前記第1の掛算回路からの出 力信号を入力とし、その高調波成分を落とす第1のロー パスフィルター回路と、前記第2の掛算回路からの出力 信号を入力とし、その高調波成分を落とす第2のローバ スフィルター回路と、前記同期分離回路から出力される バーストゲートバルス期間において、前記第1のローバ スフィルター回路からの出力信号を累積する第1のバー スト期間索補回路と、前記同期分離回路から出力される バーストゲートバルス期間において、前記第2のローバ スフィルター回路からの出力信号を累積する第2のバー スト期間素積回路と、前記第1のバースト期間累積回路 46 からの出力信号を入力とし、その信号レベルに応じてク ロック周波数を変えることができるVCO(Volta ge Contro! Oscillator)回路 と、前記VCO回路からのクロック出力信号と制御信号。 を入力とし、そのクロック信号をカウントアップする際 に副御信号を動かすことで出力するランプ波形の周波数 を副御できるランプ波形回路と、前記ランプ波形回路か ろのランプ波形をアドレスデータとして入力し、内蔵R OMデータを読み出してSIN、COS波を出力するS INCOS生成回路を備えたものである。

[0020]

【発明の実施の形態】本発明の請求項1に記載の発明は サンブリングクロック国波敷を大きく変えることなくN TSC、PAL方式等のYC分離及びクロマ復調を高精 度で、かつ簡単なシステムで構成できるという効果を特 徴とするクロック発生回路であり、サンプリングクロッ クをカウントアップする際に、制御信号に応じて出力す るランプ波形の周波数を副御できるランプ波形回路によ り、サンプリング国波数をサブキャリヤー国波数の任意 倍に設定できるという作用を有する。

【①①21】本発明の請求項2に記載の発明はコンポジ 10 ット信号を入力とするAD変換回路と、前記AD変換回 路の出力信号を入力と同期信号を分離すると共に、バー スト信号をゲートするためのバーストゲートパルスを出 力する同期分解回路と、前記A D変換回路からの出力信 号を入力としYC分離をおこなうYC分離回路と、前記 YC分離回路からのクロマ出力信号を入力とし、後述す る第2のバースト期間累積回路からの副御信号と基準信 号とを比較して、基準信号が大きければ出力する信号録 幅を大きくするゲイン調整回路と、前記ゲイン調整回路 からの出力信号と後述するSINCOS生成回路からの 20 出方信号とを入力し、それら2つの信号を掛け算する第 1及び第2の掛算回路と、前記第1の掛算回路からの出 力信号を入力とする。

【0022】そして、その高調波成分を落とす第1のロ ーパスフィルター回路と、前記第2の掛算回路からの出 力信号を入力とし、その高調波成分を落とす第2のロー パスフィルター回路と、前記同期分解回路から出力され、 るバーストゲートパルス期間において、前記第1のロー パスフィルター回路からの出力信号を累積する第1のバ ースト期間累積回路と、前記同期分離回路から出力され、30 信号と後述するSINCOS生成回路112からのSI るバーストゲートパルス期間において、前記第2のロー パスフィルター回路からの出力信号を累積する第2のパ ースト期間原積回路と、前記第1のバースト期間累積回 踏からの出力信号を入力とし、その信号レベルに応じて クロック周波数を変えることができるVCO(Volt age Contro! Oscillator)回路 と、前記VCO回路からのクロック出力信号と制御信号 を入力とし、そのクロック信号をカウントアップする際 に副御信号を動かすことで出力するランプ波形の周波数 を副御できるランプ波形回路と、前記ランプ波形回路か 40 ちのランプ波形をアドレスデータとして入力し、内蔵R OMデータを読み出してSIN、COS波を出力するS INCOS生成回路とを備え、サンプリングクロック園 波数を大きく変えることなくNTSC、PAL方式等の YC分離及びクロマ復調を高精度で、かつ簡単なシステ ムで構成できるという効果を特徴とするクロック発生回 路であり、サンプリングクロックをカウントアップする 際に、制御信号に応じて出力するランプ波形の周波数を 制御できるランブ波形回路により、サンプリング周波数 をサブキャリヤー国波数の任意倍に設定できるという作 50

用を有する。

【①023】本発明の請求項3に記載の発明は前記請求 項2において、ランプ波形回路は入力された制御信号と 後述するラッチ回路からの出力信号を加算する加算回路 と、前記加算回路からの出力信号を入力されるクロック 信号によりラッチするラッチ回路と、前記加算回路から の出力信号を入力とし、その信号を割り算する割算回路 とを備え、少ない回路構成にてランプ波形の国波敷を可 変できるランブ波形回路であり、制御信号を動かす事に より出力されるランプ波形の周波数を可変できるようい う作用を有する。

【①①24】以下本発明の実施の形態について、図面を 参照しながら説明する。

(実施の形態))図1は本発明の第1の実施例における クロック発生回路のブロック構成図を示すものである。 図1において、101はコンポジット信号を入力とする A D変換回路。102はA D変換回路101の出方信号 を入力と同期信号を分離すると共に、バースト信号をグ ートするためのバーストゲートパルスを出力する同期分 離回路、103はAD変換回路101からの出力信号を 入力としYC分解をおこなうYC分解回路、105はY C分離回路103からの出力信号と、基準信号119を 入力とし、後途するバースト期間累積回路110からの 制御信号と基準信号119とを比較して、基準信号のほ うが大きい場合はゲイン調整回路 1 () 5 から出力する ク ロマ信号のレベルを大きくし、基準信号のほうが小さけ れば出力するクロマ信号のレベルを小さくするように動 作するゲイン調整回路である。

【0025】106はゲイン調整回路105からの出力 N出力信号とを入力し、それら2つの信号を掛け算する 掛算回路、107はゲイン調整回路105からの出力信 号と後述するSINCOS生成回路112からのCOS 出力信号とを入力し、それら2つの信号を掛け算する掛 算回路、108は掛算回路106からの出力信号を入力 とし、その高調波成分を落とずローバスフィルター回 路。109は掛算回路107からの出力信号を入力と し、その高調波成分を落とすローバスフィルター回路、 110は同期分離回路102から出力されるバーストゲ - ートバルス期間において、ローパスフィルター回路10 9からの出力信号を素補し、基準信号119との振幅誤 差信号を出力するバースト期間累積回路である。 【①026】111は同期分離回路102から出力され

るバーストゲートパルス期間において、ローパスフィル ター回路109からの出力信号を累積し、入力信号と後 述するS!NCOS生成回路112からのS!N液との 位相誤差信号を出力するバースト期間累積回路。113 はバースト期間累積回路111からの出力信号を入力と し、その信号レベルに応じてクロック周波数を変えるこ とができるVCO(Voltage Contro!

Osc!!!ator)回路、114はVCO回路11 3からのクロック出力信号と制御信号を入力とし、その クロック信号をカウントアップし、更に制御信号を動か すと、出力するランプ波形の周波数を制御できるランプ 波形回路である。

【①①27】112はランプ波形回路114からのラン プ波形をアドレスとし、内蔵ROMデータを読み出して SIN、COS液を出力するSINCOS生成回路であ **ప**.

について、以下図1、図4、図5を用いてその動作を説 明する。

【①①29】図4はランブ波形回路114の動作を説明 する動作説明図であり、図5はS!NCOS生成回路1 12の動作を説明する動作説明図である。まず、コンポ ジット信号115がAD変換回路101に入力されてデ ジタル信号に変換され、その信号が同期分離回路 1 () 2. YC分離回路103に入力される。YC分離回路1 ①3から出力されるクロで信号はゲイン調整回路105 107とローバスフィルター回路109とパースト期間 素積回路110によって、いわゆるACC(Auto Color Control) 回路を構成し、基準信号 119とバースト期間緊積回路110からの出方信号が、 同じになるようにループ回路が働く。

【0030】その結果ゲイン調整回路105から出力さ れるグロマ信号のレベルを一定に保つように動作する。 また、掛算回路106とローパスフィルター回路108 とバースト期間累益回路111とVCO回路113とラ ンブ波形回路とSINCOS生成回路112によって、 いわゆるAPC (Auto Phase Contro !) 回路を構成し、SINCOS生成回路112から出 力されるSIN波、COS波の周波数を入力されるクロ マ信号のサブキャリヤーと一致させるように動作する。 【0031】このAPC回路の部分をもう少し詳しく説 明する。斜算回路106によってゲイン調整回路105 から出力されるクロマ信号と、SINCOS生成回路 1 12から出力されるS!N波との位相誤差が出力され、 その高調波成分を落とした信号がローバスフィルター1 号だけを素誦し、抜き取った位相誤差信号がバースト期 間累積回路111から出力され、VCO回路113に入 力される。

【① 032】VCO回路は入力信号のレベルに応じてそ のクロック出力信号の周波数を可変できる回路であり、 そのクロック信号がそのままAD変換回路101のサン プリングクロックとなる。ランプ波形回路114はVC O回路113からの出力信号をクロックとして入力し、 そのクロックをカウントアップするが、その動作を図4 にて説明する。

【①①33】図4{a}の上段の図においてMAX値と は、カウントアップしたランプ波形がとりうる最大値の 亭であり、MIN値とはカウントアップしたランプ波形 がとりうる最小値のことである。ランプ波形回路 114 にはランプ波形の周波数を可変させるために制御信号を 入力するが、この値は図4(a)の上段の図においてA に相当するデータである。

【①①34】ランプ波形回路はAの値を基準値としてク ロックをカウントアップし、MAX値までいくと基準値 【()()28】以上のように構成されたクロック発生回路 10 であるAにもどるという動作を続ける。そうすると図4 (a) の上段の図に相当する波形が得られる。この波形 を大きい値で割算すると図4(a)の中段の図にあるよ うにある決まった振幅にほぼ正規化されたランプ波形が 出力される亭となる。この波形をアドレスデータとして SINCOS回路に入力すると図4(a)の下段の図に あるようなSIN波が得られる。

【0035】それはSINCOS回路112が図5に示 すような入出力関係のROMデータを内蔵しており、図 5 (a) はSIN波であり、これは掛算回路106に入 に入力されるが、このゲイン調整回路105と掛算回路 20 力させる波形、図5(も)はCOS波を出力であり、掛 算回路107に入力させる波形である。ここで副御信号 116の値を動かした時のランプ波形回路114の動作 が図4(b)であり、制御信号116の値は図4(a) の時よりもを大きな値をとるようにしている。

> 【0036】副御信号116を大きくすると、MAX値 までの差が小さくなるためMAX値までに到達する時間 が短くなり、その結果ランプ波形の周期が図4(b)の 上段図にあるように短くなる。この波形を大きい値で割 算すると図4(b)の中段の図にあるようにある決まっ 30 た振幅にほぼ正規化されたランフ波形が出力され、これ をSINCOS生成回路112に入力すると、図4

(b)の下段図にあるよな波形が得られる。この波形を **掛美回路106、107に入力し、ACC回路、APC** 回路を構成する。

【10037】以上のように本実施例によれば、副御信号 116を動かす事で掛算回路106、107に入力する SIN波、COS波の周波数を変えられるようにする と、サンプリングクロック周波数を大きく変えることな くNTSC、PAL方式等のYC分醛及びクロマ復調を ①8から出力される。その信号の中でパースト期間の信 40 高精度で、かつ簡単なシステムで構成できるという効果 を得ることができる。

> (実施の形態2)図2は本発明の第2の実施例における クロック発生回路のブロック構成図を示すものである。 図2において、201は制御信号203と後述するラッ チ回路202からの出力信号を加算し、キャリヤーアウ トデータは何も処理していない加算回路、202は加算 回路201からの出力信号をクロック信号206により ラッチするラッチ回路、205は加算回路201からの 出力信号を入力とし、その信号を割り算する割算回路で 56 ある。

【0038】以上のように構成されたクロック発生回路 について、以下図2を用いてその動作を説明する。

【0039】まずラッチ回路202、触算回路201に より構成される回路はいわゆるカウンター回路であり、 クロック信号206の立ち上がりエッジ毎に加算回路2 **() 1 からの出方データはカウントアップされる。 加算回** | 路201のキャリーアウトは何の処理もしないため、加 - 算回路201からの出力データが最大値(加算回路20 1のピット数が10ピットであれば、最大値は1023 となる)になると、次のクロックではその出力データは 10 制御信号203と同じデータを出力することになる。

【0040】つまり、加算回路201の出力信号は図4 (a) の上段図の波形になる。この波形を割算回路20 5に入力し、大きな値にて割算する(具体的には加算回 路201からのデータの内。上位ビットだけを出力す る) とその出力ランプ波形出力信号204は図4(a) の中段図のように、ランブ波形振幅を正規化したような 波形になる。そして、制御信号203を動かすと、加算 回路201からの出力データは図4(b)の上段図のよ ろになり、そのデータを割算回路205に入力すると、 その出力信号であるランブ波形出力信号204は図4 (b) 中段図のようになる。

【 () () 4 1 】 これをSiNCOS生成回路 1 1 2 に通す と、出力信号は図4(り)下段図のようになり、SIN 波の周波数を変えることができる。

【0042】なお、第1の実施例においてSINCOS 生成回路112は図5 (a), (b) のようにSIN、 COSデータを1波長分のデータをそれぞれ待つのもよ いし、1/4波長分のSINデータと簡単な演算回路を 待ってSIN波、COS波を生成するようにするのもよ 30 ړړ

[0043]

【発明の効果】以上のように本発明はコンポジット信号 を入力とするA D変換回路と、前記A D変換回路の出力 信号を入力と同期信号を分離すると共化、バースト信号 をゲートするためのバーストゲートバルスを出力する同 期分離回路と、前記AD変換回路からの出力信号を入力。 としYC分離をおこなうYC分離回路と、前記YC分離 回路からのクロマ出力信号を入力とし、後述する第2の バースト期間累積回路からの制御信号と基準信号とを比 40 107 掛算回路 較して、基準信号が大きければ出力する信号振幅を大き くするゲイン調整回路と、前記ゲイン調整回路からの出 力信号と後述するSINCOS生成回路からの出力信号 とを入力し、それら2つの信号を掛け算する第1及び第 2の掛算回路と、前記第1の掛算回路からの出力信号を 入力とし、その高調波成分を落とす第1のローバスフィ ルター回路と、前記第2の掛算回路からの出力信号を入

10

力とし、その高調波成分を落とす第2のローバスフィル ター回路と、前記同期分離回路から出力されるバースト ゲートパルス期間において、前記第1のローバスフィル ター回路からの出力信号を累積する第1のバースト期間 **屋積回路と、前記同期分離回路から出力されるバースト** ゲートパルス期間において、前記第2のローパスフィル ター回路からの出力信号を累荷する第2のバースト期間 **素積回路と、前記第1のバースト期間累積回路からの出** 力信号を入力とし、その信号レベルに応じてクロック国 波数を変えることができるVCO(Vo!tage C ontro! Oscillator)回路と、前記V CO回路からのクロック出力信号と制御信号を入力と し、そのクロック信号をカウントアップする際に副御信 号を勤かすことで出力するランプ波形の周波数を副御で きるランプ波形回路と、前記ランプ波形回路からのラン フ波形をアドレスデータとして入力し、内蔵ROMデー タを読み出してSIN、COS波を出力するSINCO S生成回路を設けることにより、サンプリングクロック 周波数を大きく変えることなくNTSC、PAL方式等 20 のYC分離及びクロマ復調を高精度で、かつ簡単なシス テムで構成できる。

【図面の簡単な説明】

【図1】本発明の第1の実施例におけるクロック発生回 路のブロック構成図

【図2】本発明の第2の実施例におけるクロック発生回 路のプロック構成図

【図3】従来のクロック発生回路のブロック機成図

【図4】本発明の第1、第2の実施例におけるクロック 発生回路の動作説明図


【図5】本発明の第1の実施例におけるS!NCOS生 成回路の動作説明図

【図6】本発明の第1の実施例におけるクロック発生回 路の動作説明図


【符号の説明】

- 101 AD密換回路
- 102 同期分解回路
- 103 YC分離回路
- 105 ゲイン調整回路
- 106 掛算回路
- - 108 ローバスフィルター回路
 - 109 ローバスフィルター回路
 - 110) バースト期間累積回路
 - 111 バースト期間累積回路
 - 112 SINCOS生成回路
 - 113 VCO回路
 - 114 ランプ波形回路


[図]]




[図2]



[図3]





[図4]



[図5]

(a) (b)





フロントページの続き

(72)発明者 森田 久雄 Fターム(参考) 50056 AA03 BA02 BA03 CA03 DA03 大阪府門真市大字門真1996香地 松下電器 DA06 DA08 DB07 DC01 DC06 產業株式会社內 DC07 DC08 DD07 EA06 EB06 (72)発明者 遊谷 竜一 EF03 EF04 GA02 GA03 GA04 大阪府門真市大字門真1006香地 松下電器 GA13 GA15 GA19 GA20 HA02 產業株式会社內 KA12 KA13 KB02 KB05 KC02 (72)発明者 安藤 仁 KE02 KE03 KE05 KE08 KE09 大阪府門真市大字門真1006香地 松下電器 KE19 KE24 KF03 KG05 產業株式会社內